Cedric Vamour | Real Time System Engineer, Texas Instruments | Sophia Antipolis

Cedric Vamour

Real Time System Engineer, Texas Instruments

Sophia Antipolis - Frankreich

Ingénieur Systèmes Embarqués Temps Réel:
- R&D Layer1/ Télécommunication / Développement Logiciel Embarqué
- System on Chip Design / Systèmes Temps Réels / Modélisation / (Co)Design

Spécialités:
Layer1 GSM GPRS 3G/UMTS, Modélisation Hardware/Software, RTOS

http://www.linkedin.com/in/cvamour

Depuis 2005 : Real Time System Engineer

Equipe L1/DSP (Tokyo) a TI Villeneuve Loubet
R&D Layer1 GSM/GPRS/EDGE/UMTS.

- Interfacage d'un Layer1 2.5G avec un Layer1 3G permettant un
fonctionnement Dual Mode (Handover, Cell Reselection 2G <-> 3G,
Cell Selection, recherche de PLMN concurrents ...
Électronique et microélectronique
Real Time System Engineer

2005 : Software Engineer

Consultant à Texas Instruments
Equipe L1/DSP (Tokyo) a TI Villeneuve Loubet
R&D Layer1 GSM/GPRS/EDGE/UMTS.

- Interfacage d'une couche Modem Layer1 TI avec des couches
Protocolaires reseaux (Layer2/Layer3) clientes

- Developpment d'algorithmes ...
Électronique et microélectronique
Software Engineer

2004 - 2005 : Stage R&D Layer1

Equipe L1/DSP (Calypso+) a TI Villeneuve Loubet
R&D Layer1/DSP GSM GPRS EDGE UMTS

- Amelioration de la capacite de debug temps reel Layer1 sur
une plateforme comportant un ARM7 et un C54x.

- Developpement d'une fonctionnalite de trace DSP dy ...
Électronique et microélectronique
Stage R&D Layer1

2004 : Stage R&D SoC

CNRS, Laboratoire I3S a Sophia-Antipolis

- Conception d'un Kernel de RTOS hybride HW/SW reconfigurable
(20% de gain sur les performances temps reels) beneficiant
d'une gestion optimisee des interruptions grace a des modules
HW dedies.

- Modelisation ...
Recherche et développement
Stage R&D SoC

Ancien élève de

ESIEE
ENST Sophia

Centres d'intérêts